# DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007480467

WPI Acc No: 88-114401/198817 XRPX Acc No: N88-086919

Electrostatic discharge protection network for transducer arrays - has resistors connected to transducer addressing circuits to equalise potential of array during electrostatic discharge to any element

Patent Assignee: XEROX CORP (XERO )

Inventor: TUAN H C

Number of Countries: 008 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	Applicat No Kin	<b>d</b> 1	Date	Main IPC	Week
EP 265290	Α	198804	27 EP 87309426	Α	19871	026	198817 B
BR 870570	7 A	198805	531				198827
JP 6313312	4 A	1988060	4 JP 87261524 A	. 1	98710	16	198828
US 4803536	5 A	198902	07 US 86922603	Α	1986	1024	198908
CN 870717	9 A	198805	504				198924
CA 131006	0 C	199211	10 CA 545137	Α	1987	0824 H01L-023/60	0 199251

Priority Applications (No Type Date): US 86922603 A 19861024

Cited Patents: 2.Jnl.Ref; A3...8838; EP 103523; EP 139764; EP 172015; EP

68844; JP 58158953; JP 59208877; No-SR.Pub; US 4584592

Patent Details:

Patent Kind Lan Pg Filing Notes

Application Patent

EP 265290 A E 9

Designated States (Regional): DE FR GB

US 4803536 A 8

Abstract (Basic): EP 265290 A

The transducer array (32) includes a substrate (34) on which transducer elements (34) are formed and a thin film addressing circuit (10) associated with each transducer element, each circuit including at least one thin film transistor. The protection network includes resistors (30) connected to the addressing circuits for providing current leakage paths to equalise the potential on the elements of the array during an electrostatic discharge to any element of the array.

Each resistor is pref. provided between the gate of this film transistor of the associated addressing circuit and one or both of the

# transistors other two terminals.

ADVANTAGE - No effect on normal operation.

Title Terms: ELECTROSTATIC; DISCHARGE; PROTECT; NETWORK; TRANSDUCER; ARRAY; RESISTOR; CONNECT; TRANSDUCER; ADDRESS; CIRCUIT; EQUAL;

POTENTIAL; ARRAY; ELECTROSTATIC; DISCHARGE; ELEMENT

Derwent Class: P81; P85; U13; U14


International Patent Class (Main): H01L-023/60

International Patent Class (Additional): G02F-001/13; G09G-003/36;

H01L-023/56; H01L-027/02; H01L-027/13; H01L-029/78; H01L-045/00;

H02H-009/02; H03H-007/00; H05F-003/00

File Segment: EPI; EngPI



DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02516224

DISCHARGE PROTECTING CIRCUIT NETWORK FOR TRANSDUCER ARRAY

PUB. NO.:

63-133124 [JP 63133124 A]

PUBLISHED:

June 04, 1988 (19880604)

INVENTOR(s): SHIN CHIEN TEYUAN

APPLICANT(s): XEROX CORP [111440] (A Non-Japanese Company or Corporation),

US (United States of America)

APPL. NO.:

62-261524 [JP 87261524]

FILED:

October 16, 1987 (19871016)

PRIORITY:

7-922,603 [US 922603-1986], US (United States of America),

October 24, 1986 (19861024)

INTL CLASS:

[4] G02F-001/133; G02F-001/133; G09G-003/36; H01L-027/12;

H01L-029/78; H02H-009/02

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 43.3 (ELECTRIC POWER

-- Transmission & Distribution); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -

Metal Oxide Semiconductors, MOS)

## ❷日本国特許庁(JP)

40特許出願公開

# ①公關特許公報(A)

昭63-133124

<b>⊗int,Ci,⁴</b>	識別記号	广内整理番号	<b>⊕</b> 公	開 昭和63年(1988)6月4日
G 02 F 1/133	3 2 7 3 3 0	7370-2H Z -7370-2H		
G 09 G 3/36 H 01 L 27/12	000	8621-5C A-7514-5F		
29/78	311	K -8422-5F A -8422-5F		
H 02 H 9/02		Z - 7337-5G	客查請求 未請	水 発明の数 3 (全8頁)

❷発明の名称

伊 明 者

トランスジューサ・アレー用の放電保護回路網

⊕特 顧 昭62-261524

会出 票 昭62(1987)10月16日

優先權主張 - 1986年10月24日日本国(US)的922603

シン チェン テユア

ト チャンニング アベニユー 1829

アメリカ合衆国 ニユーヨーク州 14644 ロチエスター 砂出 耳 人 ゼロツクス コーポレ

> ゼロツクス スクエア(香地なし) ーション

砂代 理 人 弁理士中 村 外4名

- トランスジューサ・アレー派
- 2. 特許額求の総額
- (1) 複数のトランスジューサ・エレメントと、 黄配各トランスジューサ・エレメントに結合さ れ黄紀トランスジューサ・エレメントの状態を 変更する常島アドレッシング回路とが設けられ た基氨を有し、首配各アドレッシング回路は、 置いに問題をおいて半帯休憩に乗して記載され たソース増予電板とドレン増予電板、および前 紀辛事外層からゲート装電体によって落てられ、 質配ソース増予電布から質配ドレン増予電信へ の電視を背配手事件層を介して側側するように 記載されたゲート電気を持つ少なくとも1番の 存職トランジスタを有する形式の大道程トラン スジューサ・アレー用の放電保護回路補であっ

兼配アドレッシング回路に接続され、首記書 膜トランジスクの正常な動作に影響を正反すこ 、となく、智能気の放電が過ぎたとき、すべての 黄紀ゲート房電体の電位を等化する電流溢れ道 路となる能抗器手段を増えていることを特徴と する故電保護団芸術。

アメリカ合衆国 カリフオルニア州 94303 パロ アル

- (2) 育記系収易手段は、育記をゲート電板と前 記簿購トランジスタの夕なくとも1ヵの関連場 子電優との際に装置されていることを特徴とす る特許請求の範囲第1項記載の放電保護回路額。
- (3) 育記紙抜野手後は、首記ゲートと育記舞順 トランジスタの曽記ソース増子電板および前記 ドレン鳴子電極の双方に接載されていることを 特徴とする特許請求の範囲第2項記載の放電量 盟四条机.
- (4) 貧犯トランスジューサ・アレーは、貧犯ト ランスジューサ・エレメントの状態を解析する 許記アドレッシング国際に接載され、外部信号 を受け取る複数の入力装験パッドを考えており、 前記紙佐器手段は、前記入力装飾パッドのそれ ぞれを連絡していることを特徴とする特許請求 の範囲第1項記載の放電保護西幕額。

排票吗63-133124(2)

- (5) 電気低化ストリップが、すべての前記入力 接触パッドを装断して伸びており、前記低抗器 手及は、前記電気低性ストリップの接触パッド 関部分から或ることを特性とする特許資文の範 開第4項記載の放電保護関機網。
- (6) 質配物菓トランジスタは、非品質シリコンで作られ、質配紙状器手段は、n+ 非品質シリコンで作られていることを特徴とする特許提択の範囲第5項配数の放電保護回路線。
- (7) 前配トランスジューサ・エレメントは、一 次元に延びており、背配基板の一方の級に沿っ て設けられたマーキング電板であることを特徴 とする特許指求の範囲第1項または第5項記載 の数電保護回路網。
- (8) 貧犯トランスジューサ・エレメントは、二 次元に張びており、肯記基準の表質に直交して 扱けられたディスプレイ電価であることを特徴 とする特許請求の範囲常1項または第5項記憶 の放電保護団発掘。
- (9) 寝費のトランスジューサ・エレメントと、

-3-

変更する、少なくとも1個の得無トランジスタを 有する寒寒アドレッシング団際とが恐れられた基 板を有する形式の大団復トランスジューサ・アレ 一周の放電保護部路線であって、

育部アドレッシング団路に被認され、背配アレーのどれかのエレメントへ放電が起さたとき、背配アレーのすべてのエレメントの電位を等化する電流器れ道路となる低気等手段を考えていることを特徴とする放電保証団路網。

育記キトランスジューサ・エレメントに結合され音記トランスジューサ・エレメントの状態を変更する、少なくとも1個の存譲トランジステキマする薄膜アドレッシング回路と、前回路からに登載され、外部駆動回路によったは号を受け取る複数の入力後離パッドとが設けられた益板を有し、前記外部駆動回路によって駆動される形式の大国液トランスジューサ・アレー用の放電保護回路網であって、

育配入力接触パッドに接続され、前記アレーのどれかのエレメントへ放電が起きたとき、前記アレーのすべてのエレメントの電位を等化する電波器れ過器となる低弦器手段を備え、前記低弦器手段のオーム複は、少なくとも、前記入力機能パッドに接続された首配外部駆動回路の出力インピーデンスより大きいことを特徴とする放電保護回路側。

(10) 複数のトランスジューサ・エレメントと、 質配各トランスジューサ・エレメントに結合され有配トランスジューサ・エレメントの状態を

-4-

#### 3. 発明の詳細な説明

## 産業上の利用分野

本発明は、一般には非常トランジスタ回路によって制御される大団被トランスジューサ・アレーを、 非電気の放電によって応きる量ましくない高電圧 効果から保護する論理、より詳細には放電が起き たときトランスジューサ・アレーのすべてのエレ メントの電位を等化するための装置に関するもの である。

### 発明が解決しようとする問題点

エレクトロニクスの分野においては、評電気によって IC 素子が重大な損傷を受ける可能性のあることは、よく知られている。電荷の売生は、物体内の電子の転等(分類、はなる物体なら別の物体への電子の転等(等電荷電)で生じ、通常は物体の相互作用による。電荷の量は、主としば、物体を相成している物質の大きさ、形状、組成、電気的性質によって決まる。製造工場において直面する部電荷の主な発生液は、基本的に人間と絶験体との相互作用である。一般に、カーペットや

#### 持用电影3-133124(9)

ビニール家の上を参いたり、いろいろな素材を手で扱ったり、こすったり、難したりすると、参唱 資が発生し、それが転撃して、その人間を参唱させる。参唱した人間が、被感な電子部品を手で扱ったり、または近くにくると、植絵による直接放電、または考電した人間を取り聞んでいる静電界の影響を受けて、部品が故障する可能性がある。典型的な製造工場においては、個際側の作業員と電子信品との間に、15,008 Y の電圧が発生するのは、それほど争しいことではない。

一般に、電圧に敏感な部品は、他静度の他無視 娘のため故障する。トランジスタ(HOSFET また は「FT)において、他能被破は、理常、ゲート終 電体を加えて生じる。基板上の索子散を増すため に、主サイズを個小すると、トランジスタは、よ り小さい故電でも機器を受けやすくなる。これら の故電により、被局的な機器を受けたり、あるい はトランジスタの動作特性が仕継値から変化する ことがある。絶縁面力を解えると、他級物に突故 け現象が生じ、低低技術能状態になる。等電表の 存在によって生じたゲート領電体の高電位量は、 電荷を誘電体内に減そくし、かつゲートから長当 なオペレーショナル電券を送へいする。

これらの高電圧効果からトランジスタのゲート 情電体を保護するために、これまで数多くの放電 保護関係が関発されている。これらの国具は、連 常、入力接触パッドに直要接続され、電子の電気 的性能に干渉せず、高電圧パルスを助手破壊症以 下の値まで切り下げる作用をする。 従来、これら の保護関係側は、ゲイオードその他のエレメント を含んでおり、それらに対して『C・チップの最上 の場所を割り当てなければならない。

本売明の第1の目的は、各トランスジューマに、 少なくとも1個の尊楽トランジスタを含むアドレ ス四路が結合されている形式の大観視浮黒トラン スジューサ・アレー用の簡単で安価な放電保護器 最親を提供することである。

本発明の第2の目的は、スプリアスな放電に応 してトランスジューサ・アレーのすべてのエレメ ントの電位を等化する電波器れ道路を提供するこ

-8-

-7-

#### とである。

### 問題点を解決するための手段

これらの目的は、1つの実施服果として、基板の上に、複像のトランスジューサ・エレメントの状態を変更するアドレッスジューサ・エレメントの状態を変更割トランスジューサ・アレーを観失することで達定することができる。このアレーの多アドンジステを記述することが少なくとも1個のアンジステクのゲートを変更をないときトランジステクのが多きたときトランジステクのが多くなる。電気低低温度が、ゲートを通過である。電気低低温度のおけられて、ゲートを通過である。では、ボートを表が変更を表現した。

本発明の利点は、銀付間質を参照し、以下に送べる辞額な関明を載まれれば場所することができ よう。

#### 买货例

第1回に、転倒影構造と呼ばれる周期の非品質 シリコン (a-Si;1)存属トランジスク (TFT:lhis file (reseister)10を示す。この程葉トランジス ヶ16は、ガラス、セラミック、または非晶質シリ コン TFT 処理温度範囲 (<850°C)において、途 成な平滑波と平面変を扱っ他の直当な絶縁対策で 作られた基板12、その基板の上に置かれた、Cr、 NiCr、その他の適当な材料の存着で作られた、一 量に厚さが 500 ~ 1600オングストロームのゲー ト電荷14、そのゲート電差の上に置かれた、一象 に厚さが数千オングストロームの電化シリコン層 のゲート論電体18、厚さが微石から配千オングス トロームの a-Si:E 包貨輸送用19、舞い a+ a-Si :8 層20と、早さが約1ミクロンの Al 装触層22 と押い a-Si:# 暦20とで作られたソース電子電板 24とドレン増子電信28、パッシベーション用ナヤ ンネル保候内の a-Si:11 層の上に高着された第2 の望化シリコン層28、で構成されている。ソース 増子電毎24とドレン増子電価28の間と興味に、ト

羽舞昭63-133124(4)

ランジスタのゲートが電源に接続されていないと き、すなわちゲート電極が評価しているときは、 e-Si:E 半導体階18を選る電流調れ運路が存在す る。したがって、ソース電極またはドレン電艦の どちらかへ放電があると、その電波器丸道路は、 電荷が色の電響へ影響することを許すので、それ らの電位が等化される。実際には、電流がゲート 技能体を超えて流れることができないから、ゲー ト電告へ放電が起きると、大量の電費がゲート電 毎に菩様され、この結果、ゲート語常体をはさん でソース電響とドレン電響のどちらか一方または 資方との間に非常に大きな電位差が発生する。こ れは、特に、ゲート電板が浮動していて、温度さ れた野電荷をドレンすることができない場合にい える。そのとき、ゲート特電体の背側に生じた非 常に大きな電位量によって、背に述べたような損 海が生じることがある。

神電気の放電による無限トランジスタ10の後傷 をできるかぎり小さくするために、本発明では、 ゲート14と、ソース24および(または)ドレン28

とを抵抗器30で連絡する高重抗電流通路を設けて いる。第 2(a)団、第 2(b)閔、および第 2(c)図に、 その代替実施指揮を示す。これらの電流運動は、 ゲート課電体16の両側の電位を等化することがで きるが、因示した3つの準拠は、いずれの場合も、 低抗器のオーム値を慎重に適定しなければならな い。低過ぎるオーム値を選定すると、対の既就器 (第2(a)図)は、半導体層をパイパスして、 TFT の正常な動作を妨げることがある。代わりに、 オーム値が高過ぎると、低核器は、十分な違さで 野電荷を消散させることができず、ゲート誘電体 に対する損傷を防止することができない。一般に、 既抗器のオーム値は、抵抗器を通る弱れ程波によっ てトランスジューサ・エレメントの正常な動作が 影響を受けないような僕にすべきである。抵抗の 適切な謝定は、各利用面における個々の回路網に よって決まる。

第3回に、米国特許第4,584,492号に開示されているマーキング・ヘッドの形の一次元トランスジェーサ・アレー32を示す。このトランスジュー

-11-

-12-

サ・アレー32は、一葉に、i1\* × 3/4\* の大面覆 ガラス温板34、その一方の板に沿って記載された マーキング電答38、および反対側の線に沿って配 置された入力接触パッドは(第3回には、同単に バス・ラインで示してあるが、第4因には、正確 に示してゐる)を有する。使用中は、外部 IC 略 韓国路40からマーキング情報を受け取るため、接 治パッドが複載される。多重アドレス構造を使用 すれば、64のデータ・ライン42と、40のゲート・ アドレス・ライン44から成る104の入力値触パッ ドによって2566種のマーキング電気を十分に着得 することができる。各ゲート・アドレス・ライン 44は、上に途べた形式の1セクション、84層の TFT 10を制御する。エレメントすなわちマーキン グ電板、TFT、アドレス・ライン、データ・ライー・ ン、入力鉄館パッドは、すべて、存職製造技術で 絶験基板上に集役化して作られる。

基験、分類、検査、こん包の際に手で扱われる ときや印刷線に装着されるときのように、アレー が印刷機内で接続されずに、浮動しているとき、 野電費を保有している身体にアレーが接触する可能性がある。思いかけず身体に著覆された野電育は、前に述べたように、アレーへ放電して1個またはそれ以上の浮膜トランジスタを破壊または損傷させることがある。

各 TFT を保護するために、4ゲート電荷14と 各ソース電荷24の間に延供器30が影響されている。 トランスジューサ・アレーの機能および構成によっては、第2回に示すように、ゲート電荷をドレン電荷の両方に接続することがより延ましいことがある。ここ前は 使宜上、トランスジューサ・エレスの開発して れている TFT の増子は、ドレン電荷と設置して ある。第3回のトランスジューサ・アレーの場合 は、トランスジューサが、米国特許第4.584.592 号に記載されているプローナング電荷38 であり、を関係を保育しているはずであるから、ドレン電荷との間に電流通路が生 レン電面とゲート電荷との間に電流通れ過路が生 しないように注意しなければならない。したがっ

#### 特用可63-133124(5)

て、ドレン電板とゲート電板を抵抗器和で追旋することは増ましくないであるう。

第3回の実施例は、TFT を計電気の意電による 振器から無数する作用は領足に行うが、最適の部 決策ではない。その理由は、高解像度マーキング・ ヘッド・アレーを観作するとき不足する資産を最上の場所を蒸飲器20が占めるからである。その上、 マーキング・ヘッド・アレーは、より複数な影動 国際、たとえば多額額動作を想定した影動回路を 億えているから、それらの顧動回路は、各マーキ ング電響に結合された数個のトランジスタを含ん でおり、各トランジスタに低枚器を付けることは やっかいである。

したがって、本先男を第3回の実施側のように するのでなく、それよりもはるかに簡単な方法を 第4回の実施側に示す。マーキング・ヘッド・ア レー32の一方の際に沿って延びている全人力差値 パッド38に、装盤パッドの列と同じ広がりを有し、 それらに電気的に差値している電気低低ストリッ プ48を連絡して、接触パッド囲気状器を形成すれ ば、同じ結果を得ることができる。これにより、 会データ・ライン42と全ゲート・アドレス・ライ ン44とが装装されるので、1っまたはそれ以上の ラインに容視している鬱電青は、アレー全体にわ たって迅速に適出し、全エレメントの電位が寄れ される。

この標準の2つの主な利点は、第1に、電気差 技ストリップ46は、e\* a-Si: 8 ソース層とドレン 層のデポジッションと同時に作れることである。 第2に、電気量拡ストリップは、基復上の象上の 場所でない所に置かれることである。もし所置な らば、他の層と一致させ、それらと同時にデポジットするために、電気最拡ストリップを輝くドープ した、またはドープしない a-Si: 8 で作ってもよ いことを理解されたい。n\* a-Si: 8 は、その差拡 率が約10°Q-cm で、再膜の形で10°Qの差 拡発を作ることは容易であるから、特に魅力がある。

実際の文電保護団路線は、接触パッド機能技が 5 ~ 100 MΩの電気抵抗ストリップを用いて作

-15-

-16-

係属中の米田特許出版第481、472号(1888年5月8 日出版、発明の名称「改良復舎込みヘッド」)は、 各マーキング電路トランスジューサ・エレメント を、2歳の際親トランジスタ(1FT)から成るアド レッシング団路で開発するようにしたトランスジュ ーナ・アレーを表示している。本先明を、上記の トランスジューサ・アレーに利用すれば、2個の TFT を急電から保証することができよう。

上紀の保護貿易属と同じ手抜き、 第5(a)置お よび第5(b)間に示した二次元トランスジューサ・ アレー48にも使用することができる。この実施側 においては、ディスプレイ・パネル58の名画士の 製品物質の向きを刺繍するディスプレイ電価58の 直交配列が、大きな絶縁基領58の上に配置されて いる。各ディスプレイ電板の状態は、TFT 58によっ て解御される。各 TFT 58は、そのソース電板62 に接続されたデータ・ライン60を通じてデータ像 今を受け取り、そのゲート電価66に装装されたゲ ート・ライン64を進じてアドレスは今を受け取る。 ゲート電圧がトランジスタをターンオンすると、 電波がソース電描62からドレン電価68へ流れ、さ らにディスプレイ電響50へ彼れる。金ソース・ラ イン (S,からSa)および全ゲート・ライン (G, からG。) は、遺当な低鉄器、たとえばn+ a-Si:# 電気抵抗ストリップ70に接続されている。前に

# **冷園間63-133124(6)**

述べた最优信選択の無理により、保護回路制は、 すべてのスイッチング・トランジスタのゲート詩 電体を放電から保護する曲きをし、それらの正常 な動作には何の基準も及ぼさない。

以上観明した実施側は、例として記載しただけ であり、観客構造および部品の組合せや配列につ いて、特許確求の範囲に記載した見明の着神およ び範囲内で、数多くの変更を行いうることを理解 then.

## 4. 図画の簡単な推明

第1回は、存款トランジステの何辺四、

第2(4)間は、ゲート電響が亜抗器によってソー ス略子電板とドレン増子電板の沢方に接続されて いる理論トランジスタの時間、

第2(b)団は、ゲート電極が低抗器によってドレ ン増子電板に装練されている存款トランジステの

第2(c)間は、ゲート電艦が抵抗器によってソー スポ子電板に掛続されている雰囲トランジスクの

-19-

48…電気気化ストリップ、

48…二次元トランスジューサ・アレー、

50…ディスプレイ電極、52…絶滅基象、

56…ディスプレイ・パネル、

58-- TFT .

80…データ・ライン、

62…ソース電響。

84…ゲート・ライン、

66…ゲート電気。

88…ドレン電板、

70…電気抵抗ストリップ。

第3団は、大面標一次元トランスジューサ・ア レーについての本見明の1っの実施側の希望、

第4回は、大賞電一次元トランスジューサ・ア レーについての本見明のもう1つの実施例の時間、

第5(a)歴は、大賞費二次元トランスジューサー アレーについての本発明の実施例の専団、

第5(b)国は、第5(a)図のトランスジューサ・ア レーによって別録される波品ディスアレイの質面 個である。

#### 符号の型明

10…痒臓トランジスタ (TFT)、

12…基据、

14…ゲート電布、

la…ゲート放電体、

18… 電荷輸送層、

20---a+ a-Si;E 用。

22…41 検触層、

24…ソース.

26…ドレン、

28…単化シリコン層、 30…低枚数、

32…一次元トランスジューサ・アレー、

34…ガラス基根、

36…マーキング電板、

38…入力被競パッド、 40…外部 IC 服備回路、

セーデータ・ライン、 44…ゲート・ライン、

-20-







FIG. 1



-21-

# 発展型63-130124 (7)





特別的63-133124 (8)

